

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局



(43) 国際公開日  
2006年3月16日 (16.03.2006)

PCT


(10)  
WO 2006/027876 A1

(51) 国際特許分類<sup>7</sup>: H05K 3/46, 1/18, 3/32  
(21) 国際出願番号: PCT/JP2005/009576  
(22) 国際出願日: 2005年5月25日 (25.05.2005)  
(25) 国際出願の言語: 日本語  
(26) 国際公開の言語: 日本語  
(30) 優先権子一タ:  
特願2004-257788 2004年9月3日 (03.09.2004) JP  
特願2004-341231 2004年11月25日 (25.11.2004) JP  
(71) 出願人(米国を除く全ての指定国について): 株式会社  
村田製作所 CMURATA MANUFACTURING CO.  
LTD. [JP/JP]; 〒6178555 京都府長岡市東神足1丁  
目10番1号 Kyoto (JP).  
(72) 発明者; および  
(75) 発明者/出願人(米国についてのみ): 築澤 孝之 (SUKIZAWA, Takayuki) [JP/JP]; 〒6178555 京都府長岡市  
東神足1丁目10番1号 株式会社 村田製作所内 Kyoto (JP). 池田 哲也 (IKEDA, Tetsuya) [JP/JP]; 〒6178555  
京都府長岡市東神足1丁目10番1号 株式会社  
村田製作所内 Kyoto (JP). 近川 修 (CHIKAGAWA, Osamu) [JP/JP]; 〒6178555 京都府長岡市東神足1丁  
目10番1号 株式会社 村田製作所内 Kyoto (JP).  
(74) 代理人: 小原 雄 (OHARA, Hajime); 〒2220033 神奈川  
県横浜市港北区新横浜2丁目14番地14 新弘ビル  
5階 Kanagawa (JP).  
(81) 指定国(表示のない限り、全ての種類の国内保護  
が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG,

[統葉有]

(54) Title: CERAMIC SUBSTRATE WITH CHIP TYPE ELECTRONIC COMPONENT MOUNTED THEREON AND  
PROCESS FOR MANUFACTURING THE SAME

(54) 発明の名称: チップ型電子部品を搭載したセラミック基板及びその製造方法



表面電極 11C を有するセラミック基板 11 上に、セラミック焼結体を素体とし且つ外部端子電極 12D, 12E を有

(57) Abstract: Since solder is used for mounting an electronic component on a ceramic substrate in the conventional process for manufacturing an electronic component, height of the ceramic substrate including the electronic component increases by the amount of solder, which is not preferable for reducing the height of the electronic component. Problem can be reduced by burying the electronic component in the ceramic substrate, but a cavity must be provided in the ceramic substrate. In the inventive chip mounting substrate (10), a chip type electronic component (12) comprising a sintered ceramics as a substrate and having external terminal electrodes (12D, 12E) is mounted on a ceramic substrate (11) having a surface electrode (11A). The surface electrode (11A) of the ceramic substrate (11) and the external terminal electrodes (12D, 12E) of the chip type electronic component (12) are integrated by sintering.

(57) 要約: 従来の電子部品の製造方法の場合には、セラミック基板上に電子部品を実装する際に半田を使用するため、電子部品を含めたセラミック基板の高さが半田の塗布量だけ高くなり、電子部品の低背化を進める上において好ましくない。また、電子部品をセラミック基板内に埋めこんで低背化を促進することも考えられるが、セラミック基板にキャビティを設ける必要があった。本発明のチップ実装型基板 10 は、

[統葉有]

WO 2006/027876 A1



BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KC, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MC, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KZ, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), -X-ラシT (AM, Aム, BY, KG, Kム, ND, RU, TJ, TM), ヨーロッパ (AT, BE,

BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:  
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイドンスノート」を参照。